병렬 RLC 회로의 임피던스(예비)

ID저장

보안접속

회원가입

HOME

레포트

공학기술

병렬 RLC 회로의 임피던스(예비)

ㆍ최대 10페이지까지 미리보기 서비스를 제공합니다.

ㆍ문서의 이미지를 클릭하시면 더욱 자세한 내용을 보실 수 있습니다.(단, 4페이지 이하 자료 제외)

문서 요약정보

문서 상세정보

소개글

분문내용


	실험목적 1. R, L, C가 병렬 연결된 회로의 임피던스를 실험적으로 결정한다. 이론적 배경 병렬 RLC회로에서 전압 V는 각 소자에 공통으로 인가되며 저항의 전류 IR은 오옴의 법칙을 이용하면 IR = V / R 이다. 또한 IC와 IL도 동일한 방법으로 구할 수 있다. IC = V / XC 이며 IL = V / XL 이다. R, L, C는 병렬이므로 각 소자에 걸린 전압은 인가전압이다. 총전류 IT는 IR, IL, IC의 페이저합으로 구할 수 있다. 병렬 RCL회로에서 IR은 V와 동위상이며 IC는 V를 90⁰ 앞서며 IL은 90⁰ 뒤진다. IL과 IC의 위상차는 180⁰이므로 서로 산술적으로 감산하면 리액턴스 전류 IX를 구할 수 있다. IL이 IC보다 크다면 회로는 유도성이며 IC가 IL보다 크다면 회로는 용량성이다. 그러므로 총전류는 IR과 IX의 페이저합으로 구할 수 있다. 총전류는 또한 피타고라스 정리에 의하여 와 같이 구할 수 있으며 이 식은 L과 C에 직렬로 저항이 연결되어 있지 않으면 항상 성립한다. 총전류 IT는 저항전류와 리액턴스전류의 페이저합이며 양 전류는 동위상이 아니다.

참고자료

레포트대행

레포트마켓에서는 1:1 맞춤형 레포트작성 서비스 를 제공합니다.

"남들과 차별화 된 레포트!"

오직 세상에 하나뿐인 레포트 를 원하시는 경우, 주소줄 클릭 또는 상담 문의바랍니다.

저작권정보


	위 정보 및 게시물 내용의 진실성에 대하여 레포트마켓은 보증하지 아니하며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료등록자에게 있습니다. 레포트마켓의 모든 콘텐츠 정보 및 게시물은 저작권의 보호를 받습니다. 무단 전재·복사·배포를 금합니다. 해당 자료를 무단으로 배포시 저작권법으로 처벌받을 수 있으며 저작권침해, 명예훼손 등 분쟁요소 발견시 신고센터 를 이용해 주시기 바랍니다.

자료평가보기